• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die Erfindung betrifft eine ESD-Schutzstruktur für Halbleiterbauelemente, bestehend aus zumindest einer Halbleiterdiode, deren p- und n-leitenden Zonen elektrisch mit jeweils einem Gebiet des gleichen Ladungsträgertyps des zu schützenden Bauteils des Halbleiterbauelements an einer ersten und zweiten Kontaktstelle kontaktiert sind. Ihr liegt die Aufgabe zugrunde, kostengünstig herstellbare ESD-Schutzstrukturen darzustellen, mit denen höhere Stromtragfähigkeiten bei zumindest vergleichbarem Platzbedarf oder zumindest vergleichbare Stromtragfähigkeit mit geringerem Platzbedarf zu erzielen sind. Erfindungsgemäß wird die Aufgabe dadurch gelöst, dass eine erste Zone des einen Ladungsträgertyps der Halbleiterdiode die Innenfläche eines im Halbleitersubstrat des Halbleiterbauelements ausgebildeten Kanals zumindest abschnittsweise bedeckt und in der Kanalumgebung eine zweite Zone des anderen Ladungsträgertyps an die erste Zone angrenzend ausgebildet ist, dass die erste Zone durch ein entsprechend leitend dotiertes Polysilizium gebildet ist und dass der von dem Polysilizium nicht ausgefüllte, freie Kanalbereich mit einem Dielektrikum ausgefüllt ist.
    公开号:DE102004026100A1
    申请号:DE200410026100
    申请日:2004-05-25
    公开日:2006-01-26
    发明作者:Gernot Dr. Langguth；Karl-Heinz Müller；Klaus Dipl.-Ing. Röschlau；Michael Dipl.-Ing. Runde
    申请人:Infineon Technologies AG；
    IPC主号:H01L23-60
    专利说明:
    [0001] DieErfindung betrifft eine ESD-Schutzstruktur für Halbleiterbauelemente, bestehendaus zumindest einer Halbleiterdiode, deren p- und n-leitenden Zonenelektrisch mit jeweils einem Gebiet des gleichen Ladungsträgertypsdes zu schützendenBauteils des Halbleiterbauelements an einer ersten und zweiten Kontaktstellekontaktiert ist.
    [0002] DerartigeStrukturen dienen dem Schutz der Halbleiterbauelemente vor Beschädigung oderZerstörungdurch unkontrollierte elektrostatische Entladungen (ESD = ElectroStatic Discharge), indem die durch elektrostatische Aufladung angesammelten parasitäre Ladungengezielt überdie Schutzstrukturen und somit niederohmig an eine der Versorgungsleitungenabgeleitet werden. Dadurch wird verhindert, dass der Entladestrom,welcher einige Ampere betragen kann, zum Lawinendurchbruch des Bauelementsund somit zu dessen Zerstörungführt.Die ESD-Schutzstrukturen sind dafür so dimensioniert, dass siedem Halbleiterbauelement die erforderliche Stromfestigkeit verleihen,ohne selbst zerstörtzu werden.
    [0003] Diemit der Zunahme der Integrationsdichte immer kleiner werdenden Halbleiterstrukturenerhöhendie Empfindlichkeit der Bauelemente gegenüber elektrostatischer Aufladung.Insbesondere die mit der Verkleinerung einhergehende Abnahme derDicke des Gateoxids in MOS-Bauelementen führt zur Erhöhung der Anfälligkeitder Signalein- und Signalausgängeder Halbleiterbauelemente, da ein Durchbruch beispielsweise im Gateoxidbereichmit einer Elektroneninjektion in das Gateoxid und einer Ladungsträgerbeschleunigungim Kanal verbunden ist, was bei den genannten Entladungsströmen unweigerlicheine Schädigungdes Bauelements bewirkt.
    [0004] Einebekannte Ausführungderartiger, den Schutz des Bauelements durch gezielte Nebenleitungder Ladung bewirkender ESD-Schutzstrukturen ist die Realisierungeiner Diode in der Halbleiterstruktur. Diese ist dabei so abgestimmt,dass ihre Durchbruchsspannung unter denen der zu schützenden Bauteiledes Halbleiterbauelements liegt. Die Diode wird durch dementsprechenddotierte p- und n-leitende Gebiete im oberflächennahen Bereich des Substratsgebildet. Der Durchbruch erfolgt über die Flächen der vertikal oder lateralaneinandergrenzenden Gebiete. Hierbei ist der Innenwiderstand der ESD-Schutzstruktur einwesentlicher Faktor. Solche Dioden weisen in der Regel einen erheblichenparasitärenReihenwiderstand auf, der die nebenschließbare Strommenge erheblichbegrenzt. Eine Verringerung des Innenwiderstandes dieser Diodenist durch die Vergrößerung derFlächender aktiven pn-Übergänge möglich, beispielsweisein Großflächendioden,was jedoch neben der Erhöhungder Kapazität derEingangsschaltung und der Verringerung der Chipdichte der Bauelementedie Kosten des gesamten Halbleiterbauelements erhöht.
    [0005] Fernerführenbei der Realisierung von ESD-Schutzstrukturen durch Implantationenim oberflächennahenBereich die im Falle eines ESD-Ereignisses nahe der Siliziumoberfläche abfließenden Ströme zu einerlokalen Temperaturerhöhung,welche die Stromführungskapazität noch weiterverringern, und bei lokal sehr großer Temperaturerhöhung ebenfallszur Schädigungdes Bauelements.
    [0006] DerErfindung liegt somit die Aufgabe zugrunde, kostengünstig herstellbareESD-Schutzstrukturen darzustellen, mit denen höhere Stromtragfähigkeitenbei zumindest vergleichbarem Platzbedarf oder zumindest vergleichbareStromtragfähigkeit mitgeringerem Platzbedarf zu erzielen sind.
    [0007] Erfindungsgemäß wird dieAufgabe dadurch gelöst,dass eine erste Zone des einen Ladungsträgertyps der Halbleiterdiodedie Innenflächeeines im Halbleitersubstrat des Halbleiter bauelements ausgebildetenKanals zumindest abschnittsweise bedeckt und in der Kanalumgebungeine zweite Zone des anderen Ladungsträgertyps an die erste Zone angrenzendausgebildet ist, dass die erste Zone durch ein entsprechend leitenddotiertes Polysilizium gebildet ist und dass der von dem Polysiliziumnicht ausgefüllte,freie Kanalbereich mit einem Dielektrikum ausgefüllt ist.
    [0008] DiekanalförmigeAusführungder ESD-Schutzstruktur ermöglichtes, dass die Zone des ersten Ladungsträgertyps gewissermaßen in die Zonedes zweiten Ladungsträgertyps,zumindest abschnittsweise eintaucht, wodurch die Fläche desaktiven pn-Übergangesrelativ zur benötigtenChipflächedeutlich vergrößert undsomit die Stromtragfähigkeitder ESD-Schutzstrukturim gleichen Maßeerhöht wird.Die Größe der Fläche desaktiven pn-Übergangesist dabei fürdie verschiedenen ESD-Schutzstrukturen sehr flexibel einstellbar,maximal bis zur Größe der gesamtenMantelflächedes Kanals.
    [0009] DasVerhältniszwischen der fürdie ESD-Schutzstruktur benötigtenChipflächezur Flächedes aktiven pn-Übergangesist ausnehmend günstigund somit eine ESD-Schutzstruktur mit hoher Stromtragfähigkeitsehr effektiv realisierbar, wenn die Kanaltiefe größer istals die Kanalbreite, wie es in einer besonders vorteilhaften Ausführungsformvorgesehen ist. Mit pn-Übergangsoll dabei sowohl der pn-Übergangals auch der np-Übergang,je nach Ausgestaltung der ESD-Schutzstruktur bezeichnet sein.
    [0010] DieAusführungder ESD-Schutzstruktur als Halbleiterdiode in einem Kanal mit demerprobten, so genannte Trench-Prozessmodulermöglichtdie gezielte Herstellung der die Innenfläche des Kanals zumindest teilweisebedeckenden ersten Zone. Diese kann je nach der Art des zu schützendenHalbleiterbauelements p- oder n-leitend sein. Die Ausbildung derersten Zone als p-leitend wird die regelmäßige Ausführungsform sein und die Ausbildungals n-leitend beispielsweise zum Schutz verschiedener Bauelementedes CMOS-Typs in Frage kommen.
    [0011] DieInnenflächedes Kanals ist erfindungsgemäß zumindestabschnittsweise von der ersten Zone bedeckt, was grundsätzlich auchdie teilweise Auffüllungdes Kanals mit einem anderen Material einschließt, solange der elektrischeKontakt der ersten Zone zu einem Gebiet des gleichen Ladungsträgertypsdes zu schützendenBauteil des Halbleiterbauelements, im Folgenden erste Kontaktstellebenannt, realisiert ist, um überdiese erste Kontaktstelle die Nebenleitung der Ladung im ESD-Fallzu gewährleisten.Im Regelfall jedoch wird die gesamte Innenfläche des Kanals mit der erstenZone bedeckt sein.
    [0012] Diepn- oder np-Halbleiterdiode wird aufgrund der Dotierungen der erstenund der zweiten Zone gebildet, wobei die zweite Zone insbesondere durchdie Wanne des zu schützendenHalbleiterbauelements gebildet sein kann und sich die Dotierung derzweiten Zone deshalb danach bestimmt. Die zweite Zone, in welcherder Kanal ausgebildet ist, kann beispielsweise die n-Wanne des Halbleiterbauelementssein, so dass die erste Zone durch ein p-leitend dotiertes Polysiliziumgebildet ist.
    [0013] Obfür diezweite Zone die vorhandenen Strukturen des Halbleiterbauelementsverwendet werden könnenoder die zweite Zone im Halbleitersubstrat explizit hergestelltwird, hängtim Einzelfall von den Strukturen des Halbleiterbauelements und derder herzustellenden Stromfestigkeit ab.
    [0014] Mitder Verwendung von Polysilizium für die erste Zone wird der pn-Übergangder erfindungsgemäßen ESD-Schutzstruktursehr niederohmig angeschlossen, so dass der Serienwiderstand derersten Zone im Kanal geringer wird als der widerstand des pn-Übergangesund infolge dessen der Diodendurchbruch gleichzeitig auf der gesamten,auch tiefer im Kanal liegen den Diodenfläche erfolgt. Auf diese Weisewird die Stromtragfähigkeitdes zu schützenden Halbleiterbauelementstatsächlichvon der gesamten aktiven Flächedes pn-Übergangesbestimmt und ist überdie prozesstechnische Herstellung der Fläche unmittelbar einstellbar.
    [0015] Indemin einer besonders vorteilhaften Ausgestaltung der Erfindung einBereich der ersten Zone, welcher sich im von der p- oder n-Kontaktstelle weiterentfernten Abschnitt des Kanals befindet, eine höhere Dotierung des pn-Übergangesaufweist, als die übrigenBereiche dieser Zone, wird gezielt die Stelle des ersten Durchbruchsin den unteren Bereich des Kanals verlegt. Der Spannungsabfall über den Innenwiderstanddes Kanals bewirkt, dass anschließend der Durchbruch auch inhöher gelegenenBereichen des Kanals erfolgt.
    [0016] Regelmäßig wirdder vom Polysilizium nicht ausgefüllte Bereich des Kanals miteinem Dielektrikum, beispielsweise Siliziumoxid ausgefüllt unddie erste Kontaktstelle wird dadurch gebildet, dass sich das Gebietdes gleichen Ladungsträgertypsdes zu schützendenBauteil des Halbleiterbauelements, bei beispielsweise p-leitendererster Zone das p-leitende Gebiet,mit der ersten Zone teilweise überlapptund die Ableitung der parasitärenLadung überso die entstandene Grenzflächeerfolgt.
    [0017] Sofernin einer alternativen, erfindungsgemäßen Ausgestaltung der gesamteKanal durch Polysilizium ausgefülltist, ist die erste Kontaktstelle flexibler auszugestalten und beivollständiger Überlappungdie Grenzflächezu maximieren. Diese Ausgestaltung wird entsprechend der zu erwartendenabzuleitenden Strömeund der Möglichkeitenzur Herstellung der ersten Kontaktstelle entsprechend der Strukturdes Halbleiterbauelements verwendet.
    [0018] Wieoben dargelegt ist die Flächedes aktiven pn-Übergangsgrundsätzlich über dieFüllung desKanals mit dem Polysili zium der ersten Zone möglich, jedoch kostengünstiger über dieAusbildung der Form und Größe der zweitenZone, welche an die erste Zone anschließt.
    [0019] Sokann entsprechend der erforderlichen Stromtragfähigkeit in weiteren Ausgestaltungender Erfindung die zweite Zone als vergrabener Layer (Buried-Layer)ausgebildet sein, sofern die erste Zone die Innenfläche desKanals zumindest in diesem unteren Bereich bedeckt. Sofern der Buried-Layerkeinen elektrischen Kontakt zu dem Gebiet des gleichen Ladungsträgertypsdes zu schützendenBauteil des Halbleiterbauelements hat, ist in diesem Fall die zweiteKontaktstelle durch eine dritte Zone ausgeführt, deren Ladungsträgertyp demder zweiten Zone entspricht und die an die zweite Zone elektrischleitend angrenzt.
    [0020] DieserBuried-Layer kann wiederum ein Layer des Halbleiterbauelements sein,der fürdie ESD-Schutzstrukturen verwendet wird. Es ist aber ebenso möglich, dassdie zweite Zone durch ein eigens für die ESD-Schutzstrukturenimplantierte Wanne gebildet ist. Dies hat den Vorteil, dass derDurchbruch der Halbleiterdiode gezielt durch die Dotierung des pn-Überganges einstellbar ist.
    [0021] Alternativkann vorgesehen sein, dass die erste Zone die gesamte Innenfläche desKanals bedeckt, dass die zweite Zone an den unteren Bereich desKanals angrenzend als Buried-Layerausgebildet ist und dass überdem Buried-Layer und zu diesem elektrisch isoliert ein weitererLayer als dritte Zone angeordnet ist, welcher den gleichen Ladungsträgertyp aufweist,wie die zweite Zone, und die zweite p- oder n-Kontaktstelle bildet. Diese besondereAusgestaltung kommt fürESD-Schutzstrukturen in BiCMOS-Bauelementen in Betracht, indem diedort vorhandenen Strukturen des Bauelements genutzt werden.
    [0022] Zurgezielten Einstellung der Ladungsableitung und der Do tierung despn-Übergangesist es darüberhinaus möglich,dass sich die Höheder Dotierung der dritten Zone von der Höhe der Dotierung der zweitenZone unterscheidet.
    [0023] Dawie eingangs dargelegt der Innenwiderstand der Halbleiterdiodendurch die Vergrößerung derFlächender aktiven pn-Übergänge zu verringern undsomit die Stromtragfähigkeitder ESD-Schutzstrukturen zu erhöhenist, sehen besonders vorteilhafte Ausgestaltungen der Erfindungvor, dass der Kanal eine ausgedehnte geometrische Erstreckung, insbesonderein Form von Streifen, Mäandernoder Ringen aufweist.
    [0024] Damit der Herstellung der Kanalform die Form der Halbleiterdiode undsomit die Durchbruchsflächedefiniert wird, kann je nach dem zur Verfügung stehenden Platz zur Ausbildungder ESD-Schutzstrukturen die Form des Kanals so festgelegt werden, dasseine optimale Übergangsfläche gebildetist. Auch kann zu diesem Zweck die ESD-Schutzstruktur aus zwei odermehreren Halbleiterdioden bestehen.
    [0025] Solltenzum Beispiel die zu schützenden Bauteiledes Halbleiterbauelements dessen I/O-Pads sein, ist die Anordnungder Halbleiterdioden unter den Pads beispielsweise in Form von parallelen Streifenoder Mäandernoder um die Pads herum sehr effektiv möglich.
    [0026] Ebensoist es in diesem Fall vorteilhaft, dass das Polysilizium der erstenZone elektrisch leitend direkt an die Pad-Metallisierung angrenzt.
    [0027] DieErfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden.Die zugehörigeZeichnung zeigt in
    [0028] 1a undb eine schematische Darstellung von ESD-Schutzdioden nach dem Stand der Technik,
    [0029] 2 eineschematische Darstellung einer erfindungsgemäßen ESD-Schutzstruktur
    [0030] 3 eineschematische Darstellung einer Ausführungsform der ESD-Schutzstrukturmit Buried-Layer,
    [0031] 4 eineschematische Darstellung einer ESD-Schutzstruktur eines BiCMOS und
    [0032] 5a undb die Darstellung verschiedener Ausführungsformen der geometrischenAnordnung der ESD-Schutzstrukturen.
    [0033] Diein 1a und 1b dargestellten ESD-Schutzdiodennach dem Stand der Technik sind in die I/O-Pads eines nicht näher dargestelltenHalbleiterbauelements integriert. Sie bestehen in beiden Figurenaus einer p-leitend dotierten Wanne (p-Wanne) 1, welche im elektrischleitenden Kontakt zum p-Gebietdes ersten Anschluss-Pads 2 steht und an die sich im tiefergelegenen Bereich des Halbleitersubstrats 3 eine n-leitend dotierteWanne (n-Wanne) 4 anschließt. Die Berührungsflächen zwischen der p- und dern-Wanne 1, 4 bilden die Flächen der aktiven pn-Übergänge 5 undsind in ihrer Größe direktdurch die horizontale oder vertikale Ausdehnung der Wannen bestimmt.In 1a hat der pn-Übergang 5 eine horizontaleund in 1b eine vertikale Erstreckung, sodass der Durchbruch der durch die p- und die n-Wannen 1, 4 gebildetenDioden in vertikaler Richtung (1a) undlateraler Richtung (1b) erfolgt.
    [0034] Über eineweitere n-Wanne 6, die mit der n-Wanne 4 der Diodeund dem n-Gebiet des zweiten Anschluss-Pads 7 im elektrischenKontakt steht, erfolgt die Ableitung der angesammelten überschüssigen Ladungenim Fall eines ESD-Ereignisses niederohmig an eine Versorgungsleitung.
    [0035] Beider in 2 dargestellte erfindungsgemäße ESD-Schutzstruktur handelt es sich ebenfalls umeine Halbleiterdiode. Sie wird gebildet aus der p-leitenden erstenZone 8, welche die Innenfläche eines in eine n-Wanne 4 eingebrachtenKanals 9 vollständigbedeckt und die Bedeckung eine Dicke, geringer als die Hälfte derKanalbreite, aufweist. Der in folge dessen nicht ausgefüllte Kanal 9 istin dem frei bleibenden Bereich mit dem Dielektrikum 10 Siliziumdioxidgefüllt.
    [0036] Dieerste Zone 8 steht wiederum mit dem p-Gebiet des erstenAnschluss-Pads 2 an der ersten Kontaktstelle 11 imelektrischen Kontakt. Die den Kanal 9 vollständig umgebenden-Wanne 4 des Halbleitersubstrats 3 bildet diezweite Zone 13, die gleichzeitig das n-Gebiet des zweitenAnschluss-Pads 7 vollständigumschließt(zweite Kontaktstelle 12). Die Fläche des aktiven pn-Überganges 5 wirddurch die Außenfläche desKanals 9 gebildet, die der Innenfläche entspricht und durch dieGrenzflächezwischen der ersten 8 und der zweiten Zone 13 gebildetist. Die Ableitung der überschüssigen Ladungerfolgt bei einem ESD-Ereignis in der bekannten Weise über eineVersorgungsleitung.
    [0037] ZurHerstellung einer solchen Halbleiterdiode wird deren Struktur parallelzur Herstellung der Struktur des Halbleiterelements gebildet, hiersoll jedoch nur auf die Herstellung der ESD-Schutzstruktur verwiesenwerden. In das Ausgangsmaterial einer ausreichend dicken n-dotiertenSchicht wird insbesondere durch anisotroapes Ätzen der Kanal 9 inseiner geometrischen Ausdehnung oder alternativ mehrere Kanäle 9 eingebracht.Durch Abscheidung des p-dotierten Polysiliziums im Kanal 9 wirddie erste Zone 8 in der vorgesehenen Dicke und nachfolgend dieden Kanal 9 ausfüllendeOxidschicht 10 realisiert. Im Zuge der Herstellung desHalbleiterbauelements sind in der n-Wanne 4 des Ausgangsmaterialsdie p- und n-Gebiete der Anschluss-Pads 2, 7 hergestellt.
    [0038] DieESD-Schutzstruktur nach 3 hat ebenfalls den Aufbau einerHalbleiterdiode und ist in den wesentlichen Komponenten mit derHalbleiterdiode nach 2 vergleichbar. In dieser Ausführungsformwird die zweite Zone 13 durch einen durch Implantationherstellbaren Buried-Layer 16 ausgebildet, der den Kanal 9 inseiner unteren Hälfteumgibt. Somit dient nur dieser untere Abschnitt der Außenfläche desKanals 9 als pn-Übergang 5 zwischender ersten Zone 8 im unteren Bereich des Kanals 9 undder zweiten Zone 13 im Buried-Layer 16.
    [0039] Dieelektrische Kontaktierung der zweiten Zone 13 zum n-Gebiet des zweitenAnschluss-Pads 7, zwecks Ableitung der überschüssigen Ladung an die Versorgungsleitung,wird mittels einer Dritten Zone 14 realisiert, die alsn-Wanne 4 ausgebildet ist. Die zweite Kontaktstelle 12 wirdsomit durch diese dritte Zone 14 und das n-Gebiet des zweitenAnschluss-Pads 7 verwirklicht.
    [0040] Dieerfindungsgemäße ESD-Schutzstruktur entsprechend 4 nutztdie vorhandenen Strukturen des zu schützenden BiCMOS-Bauelements aus, einp-leitendes Trägersubstrat 15,einen darüberangeordneten p-leitenden Buried-Layer 16 und eine darüber alsLayer ausgeführtep-Wanne 1. Der Kanal 9 wird in dieser Ausführungsformbis auf das Trägersubstrat 15 ausgedehnt,so dass er sich sowohl durch die p-Wanne 1 als auch durchden Buried-Layer 16 erstreckt und sich die zweite Zone 13 somitauf diese beiden Layer aufteilt. Da die zweite Zone 13 als p-dotierteLayer vorhanden sind, weist die erste Zone 8 im Kanal 9 n-dotiertesPolysilizium auf und ist mit dem n-Gebiet des zweiten Anschluss-Pads 7 kontaktiert.
    [0041] DieAusführungsbeispielegemäß 5a und 5b stellenmöglichegeometrische Erstreckungen der erfindungsgemäßen ESD-Schutzstrukturen dar, wobei die Strukturenin 5a durch mehrere streifenförmige und parallele Halbleiterdioden undin 5b durch eine ringförmige Halbleiterdiode gebildetwird. Die hier dargestellten Halbleiterdioden haben eine der soebenbeschriebenen möglichen Strukturen.Jedoch sind diese ESD-Schutzstrukturen nicht durch jede, diese Strukturumfassenden Halbleiterdiode mit den n- und p-Gebiete der Anschluss-Pads 2, 7 sonderndirekt mit der Metallisierung der Anschluss-Pads 17 verbunden.
    1 p-Wanne 2 p-Gebietdes ersten Anschluss-Pads 3 Halbleitersubstrat 4 n-Wanne 5 pn-Übergang 6 weiteren-Wanne 7 n-Gebietdes zweiten Anschluss-Pads 8 ersteZone 9 Kanal 10 Dielektrikum 11 ersteKontaktstelle 12 zweiteKontaktstelle 13 zweiteZone 14 dritteZone 15 Trägersubstrat 16 Buried-Layer 17 Metallisierungder Anschluss-Pads
    权利要求:
    Claims (12)
    [1] ESD-Schutzstruktur für Halbleiterbauelemente, bestehendaus zumindest einer Halbleiterdiode, deren p- und n-leitenden Zonen elektrischmit jeweils einem Gebiet des gleichen Ladungsträgertyps des zu schützendenBauteils des Halbleiterbauelements an einer ersten und zweiten Kontaktstellekontaktiert ist, dadurch gekennzeichnet, dass eine ersteZone (8) des einen Ladungsträgertyps der Halbleiterdiodedie Innenflächeeines im Halbleitersubstrat (3) des Halbleiterbauelementsausgebildeten Kanals (9) zumindest abschnittsweise bedecktund in der Kanalumgebung eine zweite Zone (13) des anderenLadungsträgertypsan die erste Zone (8) angrenzend ausgebildet ist, dassdie erste Zone (8) durch ein entsprechend leitend dotiertesPolysilizium gebildet ist und dass der von dem Polysilizium nichtausgefüllte,freie Kanalbereich mit einem Dielektrikum (10) ausgefüllt ist.
    [2] ESD-Schutzstruktur für Halbleiterbauelemente nachAnspruch 1, dadurch gekennzeichnet, dass das Verhältnis derKanaltiefe zur Kanalbreite größer als Einsist.
    [3] ESD-Schutzstruktur für Halbleiterbauelemente nachAnspruch 1 oder 2, dadurch gekennzeichnet, dass ein Bereich derersten Zone (8), welcher sich im von der ersten p- odern-Kontaktstelle (11) weiter entfernteren Abschnitt desKanals (9) befindet, eine höhere Dotierung des pn-Übergangs(5) aufweist, als die übrigenBereiche dieser Zone.
    [4] ESD-Schutzstruktur für Halbleiterbauelemente nacheinem der Ansprüche1 bis 3 , dadurch gekennzeichnet, dass der gesamte Kanal (9)durch Polysilizium ausgefülltist.
    [5] ESD-Schutzstruktur für Halbleiterbauelemente nacheinem der Ansprüche1 bis 4, dadurch gekennzeichnet, dass die erste Zone (8)die Innenflächedes Kanals (9) zumindest in seinem unteren Bereich bedeckt,dass die zweite Zone (13) daran angrenzend als vergrabenerLayer (16) (Buried-Layer) ausgebildet ist.
    [6] ESD-Schutzstruktur für Halbleiterbauelemente nachAnspruch 5, dadurch gekennzeichnet, dass die zweite Kontaktstelle(12) durch eine dritte Zone (14) ausgeführt ist,deren Ladungsträgertypdem der zweiten Zone (13) entspricht und die sowohl andie zweite Zone (13) als auch an das Gebiet gleichen Ladungsträgertypsdes zu schützendenBauteil des Halbleiterbauelements elektrisch leitend angrenzt.
    [7] ESD-Schutzstruktur für Halbleiterbauelemente nacheinem der Ansprüche1 bis 5, dadurch gekennzeichnet, dass die erste Zone (8)die gesamte Innenflächedes Kanals (9) bedeckt, dass die zweite Zone (13)an den unteren Bereich des Kanals (9) angrenzend als Buried-Layer(16) ausgebildet ist und dass über dem Buried-Layer (16)und zu diesem elektrisch isoliert ein weiterer Layer als dritteZone (14) angeordnet ist, welcher den gleichen Ladungsträgertyp aufweist,wie die zweite Zone (13), und die zweite p- oder n-Kontaktstelle(12) bildet.
    [8] ESD-Schutzstruktur für Halbleiterbauelemente nachAnspruch 6 oder 7, dadurch gekennzeichnet, dass sich die Höhe der Dotierungder dritten Zone (14) von der Höhe der Dotierung der zweitenZone (13) unterscheidet.
    [9] ESD-Schutzstruktur für Halbleiterbauelemente nacheinem der Ansprüche1 bis 8, dadurch gekennzeichnet, dass der Kanal (9) eineausgedehnte geometrische Erstreckung, insbesondere in Form von Streifen,Mäandernoder Ringen aufweist.
    [10] ESD-Schutzstruktur für Halbleiterbauelemente nacheinem der Ansprüche1 bis 9, dadurch gekennzeichnet, dass die ESD-Schutzstruktur auszumindest zwei Halbleiterdioden gebildet aus.
    [11] ESD-Schutzstruktur für Halbleiterbauelemente nacheinem der Ansprüche1 bis 10, dadurch gekennzeichnet, dass die zu schützendenBauteile des Halbleiterbauelements dessen I/O-Pads sind.
    [12] ESD-Schutzstruktur für Halbleiterbauelemente nachAnspruch 11, dadurch gekennzeichnet, dass das Polysilizium der erstenZone (8) elektrisch leitend direkt an die Metallisierungder Anschluss-Pads (17) angrenzt.
    类似技术:
    公开号 | 公开日 | 专利标题
    US8633509B2|2014-01-21|Apparatus and method for transient electrical overstress protection
    EP2768022B1|2019-04-03|Vorrichtung zur Signalisolierung eines Sender-Empfängers und Spannungsklemme
    US8525299B2|2013-09-03|Electrical overstress protection using through-silicon-via |
    CN101853853B|2012-06-13|带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器
    US9177952B2|2015-11-03|ESD protection with asymmetrical bipolar-based device
    DE10343681B4|2007-08-09|Halbleiterstruktur und deren Verwendung, insbesondere zum Begrenzen von Überspannungen
    JP4854934B2|2012-01-18|静電気放電保護素子
    CN101536189B|2012-06-06|具有电磁干扰滤波器的垂直瞬态电压抑制器（tvs）
    EP2442359B1|2020-01-08|Flächeneffiziente Hochspannungs-Bipolar-ESD-Schutzvorrichtung
    CN1894794B|2010-12-15|半导体同心环esd结构和方法
    US6498357B2|2002-12-24|Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process
    US9583603B2|2017-02-28|ESD protection with integrated LDMOS triggering junction
    DE102004052678B3|2006-06-14|Leistungs- Trenchtransistor
    US6909149B2|2005-06-21|Low voltage silicon controlled rectifier | for electrostatic discharge | protection of silicon-on-insulator technologies
    EP2654080B1|2019-05-08|Gemeinsame Nutzung von gestapelten Bipolartransistorklemmen für ESD-Schutz auf Systemebene
    US7615826B2|2009-11-10|Electrostatic discharge protection semiconductor structure
    US7081662B1|2006-07-25|ESD protection device for high voltage
    US7355252B2|2008-04-08|Electrostatic discharge protection device and method of fabricating the same
    CN103035638B|2015-10-28|改进可调节的esd保护器件
    US7385252B2|2008-06-10|ESD protection for high voltage applications
    KR100375098B1|2003-04-21|정전방전으로부터보호하기위한구조물을가진집적반도체회로
    US20100237386A1|2010-09-23|Electrostatic discharge structure for 3-dimensional integrated circuit through-silicon via device
    CN103972303B|2018-11-20|二极管、esd保护电路及其制造方法
    US8815654B2|2014-08-26|Vertical current controlled silicon on insulator | device such as a silicon controlled rectifier and method of forming vertical SOI current controlled devices
    US8981483B2|2015-03-17|ESD protection structure and ESD protection circuit
    同族专利:
    公开号 | 公开日
    WO2005117133A2|2005-12-08|
    JP4854663B2|2012-01-18|
    TWI303871B|2008-12-01|
    TW200603376A|2006-01-16|
    US20080035924A1|2008-02-14|
    CN1998090A|2007-07-11|
    WO2005117133A3|2006-04-20|
    JP2007538390A|2007-12-27|
    DE102004026100B4|2007-10-25|
    CN1998090B|2010-09-08|
    US7943928B2|2011-05-17|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2006-01-26| OP8| Request for examination as to paragraph 44 patent law|
    2008-04-24| 8364| No opposition during term of opposition|
    2020-12-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410026100|DE102004026100B4|2004-05-25|2004-05-25|ESD-Schutzstrukturen für Halbleiterbauelemente|DE200410026100| DE102004026100B4|2004-05-25|2004-05-25|ESD-Schutzstrukturen für Halbleiterbauelemente|
    PCT/DE2005/000896| WO2005117133A2|2004-05-25|2005-05-17|Esd-schutzstrukturen für halbleiterbauelemente|
    JP2007516955A| JP4854663B2|2004-05-25|2005-05-17|半導体素子のｅｓｄ保護構造|
    CN2005800166487A| CN1998090B|2004-05-25|2005-05-17|半导体器件用的esd保护结构|
    TW94116191A| TWI303871B|2004-05-25|2005-05-18||
    US11/603,340| US7943928B2|2004-05-25|2006-11-21|ESD protection structures for semiconductor components|
    [返回顶部]